DERWENT-ACC-NO: 1999-391381

DERWENT-WEEK: 200147

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Structure monolithic type active matrix circuit and its drive circuit - has TFTs of active matrix and peripheral circuits with offset and low concentration impurity areas, respectively under sidewalls of aluminum oxide layer

PATENT-ASSIGNEE: SEMICONDUCTOR ENERGY LAB[SEME]

PRIORITY-DATA: 1994JP-0154177 (June 13, 1994), 1998JP-0281867 (June 13, 1994)

PATENT-FAMILY:

• • • • • • • • • • • • • • • • • • • •						
PUB-NO	PUB-DATE	LANGUA	AGE	PAGES	MAIN-IPO	3
JP 3195584 B2	August 6, 2001	N/A	009	H01L	029/786	
JP 11154755 A	June 8, 1999	N/A	009	H01L (029/786	

APPLICATION-DATA:

PUB-NO	APPL-DESCRIPT	OR APPL-NO	APPL-DATE
JP 3195584B2	Div ex	1994JP - 0154177	June 13, 1994
JP 3195584B2	N/A	1998JP-0281867	June 13, 1994
JP 3195584B2	Previous Publ.	JP 11154755	N/A
JP 11154755A	Div ex	1994JP-0154177	June 13, 1994
JP 11154755A	N/A	1998JP-0281867	June 13, 1994

INT-CL_(IPC): G02F001/136; G02F001/1368; H01L021/336; H01L029/786

RELATED-ACC-NO: 1996-084535;1999-390593;1999-408536;1999-408537

ABSTRACTED-PUB-NO: JP 11154755A

BASIC-ABSTRACT: NOVELTY - Thin film transistor (TFT) of active matrix circuit is driven by TFT of peripheral circuit. Aluminum oxide layers (107,108) are formed on upper surface of gate electrodes (105) of TFTs. TFTs of active matrix and peripheral circuits have offset and low concentration impurity areas, respectively under sidewalls (111,112) of aluminum oxide layer. DETAILED DESCRIPTION - The TFTs are formed on insulated layer of substrate.

USE - For liquid crystal display and plasma display devices.

ADVANTAGE - Raises display characteristics of the device. DESCRIPTION OF DRAWING(S) - The figure shows sectional view of sidewall production process of active matrix circuit. (105) Gate electrodes; (107,108) Aluminum oxide layers; (111,112) Sidewalls.

CHOSEN-DRAWING: Dwg.1/5

TITLE-TERMS:

STRUCTURE MONOLITHIC TYPE ACTIVE MATRIX CIRCUIT DRIVE CIRCUIT ACTIVE

MATRIX
PERIPHERAL CIRCUIT OFFSET LOW CONCENTRATE IMPURE AREA RESPECTIVE SIDEWALL
OXIDE
LAYER

DERWENT-CLASS: P81 U14

EPI-CODES: U14-K01A2B;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1999-293771

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-154755

(43)公開日 平成11年(1999)6月8日


(51) Int.Cl.4	識別記号	FI
H01L 29/786	;	H01L 29/78 613A
G02F 1/136	5 500	G 0 2 F 1/136 5 0 0
H01L 21/336	}	H01L 29/78 612B
		616A
		617A
		審査請求 有 請求項の数4 OL (全 9 B
(21)出 駅番号 (62)分割の表示 (22)出 駅 日	特顕平10-281867 特額平6-154177の分割 平成6年(1994)6月13日	(71)出版人 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 (72)発明者 須沢 英臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(54) 【発明の名称】 アクティブマトリクス回路

(57)【要約】

【目的】 薄膜トランジスタによって構成されたアクティブマトリクス回路とその駆動回路の新しい構成を提案する.

【構成】 ドーピングプロセスとサイドウォールを組み合わせることにより、アクティブマトリクス回路の薄膜トランジスタのソース/ドレインにはN型もしくはP型のいずれか一方の不純物をドーピングし、アクティブマトリクス回路の薄膜トランジスタと導電型が同じで、かつ、周辺回路に使用されている薄膜トランジスタのソース/ドレインにはP型およびN型の不純物が両方とも含まれるようにする。



1

【特許請求の範囲】

【請求項1】絶縁表面を有する基板と、

前記絶縁表面上の第1の薄膜トランジスタを有するアク ティブマトリクス回路と、

前記絶縁表面上の第2の薄膜トランジスタを有し、アク ティブマトリクス回路を駆動させるための周辺回路とを 有し、

前記第1と第2の薄膜トランジスタは活性層上のゲイト

前記ゲイト電極の上面及び側面の陽極酸化物と、

前記陽極酸化物の側面のサイドウォールとを有し、

前記第1の薄膜トランジスタは前記サイドウォールの下 にオフセット領域を有し、

前記第2の薄膜トランジスタは前記サイドウォールの下 に低濃度不純物領域を有することを特徴とする半導体装

【請求項2】絶縁表面を有する基板と、

前記絶縁表面上の複数の薄膜トランジスタとを有し、 前記薄膜トランジスタは、

活性層上のゲイト電極と、

前記ゲイト電極の上面及び側面の陽極酸化物と、

前記陽極酸化物の側面のサイドウォールとを有し、

一の薄膜トランジスタはアクティブマトリクス回路とし て、他の薄膜トランジスタはアクティブマトリクス回路 を駆動させるための周辺回路として配置され、

一の薄膜トランジスタは前記サイドウォールの下のオフ セット領域を有し、

他の薄膜トランジスタは前記サイドウォールの下に低濃 度不純物領域を有することを特徴とする半導体装置。

【請求項3】絶縁表面を有する基板と、

前記絶縁表面上の第1の薄膜トランジスタを有する画素 回路において、

前記第1の薄膜トランジスタは、

第1のソース領域及び第1のドレイン領域と、

第1の活性層上の第1のゲイト電極と、

前記第1のゲイト電極の上面及び側面の第1の陽極酸化 物と、

前記第1の陽極酸化物の側面の第1のサイドウォール ٠

回路を駆動するための周辺回路において、

前記第2の薄膜トランジスタは、

第2のソース領域及びドレイン領域と、

第2の活性層上の第2のゲイト電極と、

前記第2のゲイト電極の上面及び側面の第2の陽極酸化 物と、

前記第2の陽極酸化物の側面の第2のサイドウォールと を有し、

前記第1の薄膜トランジスタは前記第1のサイドウォー ルの下のオフセット領域を有し、

前記第2の薄膜トランジスタは前記第2のサイドウォー ルの下の低濃度不純物領域を有し、

第1のソース領域と第1のドレイン領域に含まれる不純 物の濃度は第2のソース領域と第2のドレイン領域に全 まれる不純物の濃度よりも低いことを特徴とする半導体 装置.

【請求項4】請求項1~3に記載の半導体装置を有する アクティブマトリクス表示装置である.

【発明の詳細な説明】

10 [0001]

【産業上の利用分野】本発明は、絶縁基板(本明細書で は絶縁性の表面を有する物体全体を指し、特に断らない かぎり、ガラス等の絶縁材料のみならず、半導体や金属 等の材料上に絶縁物層を形成したものも意味する)上に 形成された薄膜状の絶縁ゲイト型半導体装置(薄膜トラ ンジスタ、TFTともいう)を用いて構成されたアクテ ィブマトリクス回路に関する。特に、本発明は、アクテ ィブマトリクス回路を駆動するための周辺回路をも同一 基板上に有するモノリシック型アクティブマトリクス回 20 路に関する。本発明によるモノリシック型アクティブマ トリクス回路は、液晶ディスプレーやプラズマディスプ レー等のマトリクス型のディスプレー (表示装置)に使 ・用される。

[0002]

【従来の技術】モノリシック型アクティブマトリックス 回路は、図5に示すように、アクティブマトリクス回路 領域と、ソースドライバー、ゲイトドライバーに分けら れ、これらは実質的に同一のプロセスによって形成され る。アクティブマトリクス回路においては、TFTが液 30 晶セルのスイッチング素子に用いられる。液晶セルの静 電容量を補う目的で、通常は、液晶セルと並列に補助容 量が設けられる。ソースドライバー、ゲイトドライバー 等の周辺回路はシフトレジスタとスイッチ素子からな り、これらは高速動作が要求される。そのため、モノリ シック型アクティブマトリクス回路は結晶性半導体(例 えば、多結晶シリコン)を用いて構成される。また、消 費電力を抑制する目的で、周辺回路は相補型回路(CM OS)を用いて構成される。これらの技術については、 例えば、特開平1-289917に記述されている。そ 前記絶縁表面上の第2の薄膜トランジスタを有し、画素 40 の中では、例えば、アクティブマトリクス回路のスイッ チングTFTと周辺回路のシフトレジスタを構成するT FTとは概略同じ断面構造を有することが示されてい る.

[0003]

【発明が解決しようとする課題】しかしながら、アクテ ィブマトリクス回路のスイッチング素子としてのTFT とシフトレジスタのごとき、CMOS回路の中のTFT とでは、その動作は同じものではない。例えば、スイッ チング案子のTFTにおいては、ゲイト電極には大きな 50 逆バイアス (Nチャネル型であればマイナス) 電圧が印

加されるが、CMOSロジック回路の中のTFTにおいては、基本的には逆バイアス電圧が印加されることはない。また、前者の動作速度は後者に要求される速度の1/100以下でよい。このように使用条件や必要とされる特性が大きく異なるTFTを同じような構造のもので使用することは好ましいものではなかった。

[0004]

【課題を解決するための手段】本発明においては、アクティブマトリクス回路に使用するスイッチング素子としてのTFTと、周辺回路のシフトレジスタ等に代表され 10 るCMOSロジック回路に用いられるTFTとの構造を変更することにより、回路としての最適化を図るものである。すなわち、アクティブマトリクス回路のTFTのソース/ドレインにおいては、実質的にN型もしくはP型のいずれか一方の不純物のみをドーピングし、アクティブマトリクス回路のTFTと同じ導電型の周辺回路のTFTのソース/ドレインにはN型とP型の不純物を両方ドーピングする。

【0005】例えば、アクティブマトリクス回路のTF TがPチャネル型であれば、そのソース/ドレインにド 20 いる。(図1(C)) ーピングされる不純物はP型不純物んみである。一方、 周辺回路のPチャネル型TFTのソース/ドレインにド ーピングされる不純物はP型不純物とN型不純物の双方 である。もちろん、一般的にP型不純物の濃度の方がN 型不純物の濃度よりも高いことは言うまでもない。特に 本発明においてはゲイト電極・配線の側面にサイドウォ ール (側壁)を形成し、これを用いることによって、最 適な構造のTFTを得る。本発明におけるサイドウォー ルの形成は、ゲイト電極・配線を覆って、絶縁物被膜を 堆積し、これを異方性エッチングすることによっておこ なう。このようにして、ゲイト電極・配線の側面に形成 された概略三角形状の絶縁物(サイドウォール)をドー ピングの際のマスクとして用い、低濃度ドレイン (LD D) 構造やオフセットゲイト構造等を形成するものであ る.

【0006】このようなサイドウォールを形成することによって、LDDを得るプロセスを図1を用いて説明する。まず、基板上101上に島状の結晶性半導体領域103を形成する。基板上には下地絶縁膜102が形成されていてもよい。そして、ゲイト絶縁膜104を堆積し40た後、適当な材料によってゲイト電極105、ゲイト配線106を形成する。ゲイト電極・配線の材料としては陽極酸化可能な材料、例えば、アルミニウムを用いると良い。(図1(A))

【0007】その後、ドーピング不純物のイオンを加速 に限らないして、照射することにより、半導体領域にゲイト電極1 06の側面 05をマスクとして不純物領域109を形成する。ドー 2層目配動 ピング不純物として燐を用いれば、不純物領域はN型と での段差がなり、ホウ素を用いればP型となる。これらの不純物の かになって 濃度、混合比を調整することにより、不純物の導電型の 50 められる。

程度を制御することができる。LDD構造を得るにはド ーピング量(ドーズ量)は低くすることが必要である。 また、ドーピングをおこなわなければ、オフセットゲイ ト構造が得られ、また、高濃度のドーピングをおこなえ ば、通常のソース/ドレインとなる。(図1(B)) 【0008】なお、ドーピングの工程に移る前にゲイト 電極・配線を陽極酸化して、陽極酸化物被膜108を形 成しておいてもよい。この陽極酸化物被膜は、後の異方 性エッチングの工程において、エッチングストッパーと なって、ゲイト電極を保護する。また、同様な効果は、 ゲイト電極上に窒化珪素膜等の被膜を形成しても得られ る。その後、ゲイト電極・配線(およびその周囲の陽極 酸化物被膜)を覆って、絶縁物被膜110を形成する。 この被膜形成においては被覆性が重要であり、また、ゲ イト電極・配線の高さの1/3~2倍の厚さが好適であ る。この目的には、プラズマCVD法や減圧CVD法。 大気圧CVD法等の化学的気相成長(CVD)法が好ま しい。その結果、ゲイト電極・配線の側面部の酸化珪素 膜の厚さは、図1(C)に点線で示す分だけ厚くなって

【0009】そして、このように形成された絶縁物を異方性エッチングによって茎板に対して概略垂直な方向に優先的にエッチングする。これは、少なくとも、平坦部における絶縁物被膜110がエッチングされる程度までおこなう必要があり、さらに、その下のゲイト絶縁膜がエッチングされる程度までエッチングをすすめてもよい。その結果、ゲイト電極・配線の側面では、もともと該絶縁物被膜が厚いので、概略三角形域の絶縁物(サイドウォール)111および112が取り残される。(図301(D))

【0010】その後、サイドウォール111、112をドーピングマスクとして、高濃度の不純物ドーピングをおこない、ソース/ドレイン114を形成する。また、サイドウォールの下の領域では、ドーピングがおこなわれないので、LDD領域113が形成される。(図1(E))

その後、熱アニールやレーザー光やそれと同等な強光の 照射 (光アニール)等の手段によってドービングされた 不純物の活性化をおこなう。さらに、層間絶縁物115 を形成したのち、TFTのソース/ドレインの一方もし くは双方にコンタクトホールを形成し、2層目の配線1 16、117を形成する。(図1(F))

【0011】以上の工程を経ることによってLDD構造のTFTを得ることができる。なお、これはLDD構造に限らないことであるが、図1のように、ゲイト配線106の側面にサイドウォール112を有する構造では、2層目配線117はゲイト配線106を乗り越える部分での段差が、サイドウォール112の存在によって緩やかになっているため、段切れを防止するうえで効果が認められる

【0012】このようにして、LDD構造、オフセット ゲイト構造等を得ることができる。本発明では、ホット キャリヤ対策の必要なNチャネル型TFTはLDD構造 とし、その必要がないPチャネル型TFTは通常もしく はオフセットゲイト構造とする。本発明においては、ア クティブマトリクス回路に用いるTFTはNチャネル型 でもPチャネル型でも構わないが、特性の劣化の少ない 点からはPチャネル型が好ましい。以下に実施例を示 し、より詳細に本発明を説明する。

[0013]

【実施例】〔実施例1〕 図2に本実施例を示す。ま ず、基板(コーニング7059)201上に下地酸化膜 202として厚さ1000~5000A、例えば、20 ○○本の酸化珪素膜を形成した。この酸化膜の形成方法 としては、酸素雰囲気中でのスパッタ法を使用した。し かし、より量産性を高めるには、TEOSをプラズマC VD法で分解・堆積して形成してもよい。また、このよ うに形成した酸化珪素膜を400~650℃でアニール

によってアモルファス状のシリコン膜を300~500 0Å、好ましくは400~1000Å、例えば、500 A堆積し、これを、550~600℃の還元雰囲気に8 ~24時間放置して、結晶化せしめた。その際には、ニ ッケル等の結晶化を助長する金属元素を微量添加して結 晶化を促進せしめてもよい。また、この工程は、レーザ 一照射によっておこなってもよい。そして、このように して結晶化させたシリコン膜をエッチングして島状領域 203、204、205を形成した。図2においては、 島状領域203、204は周辺回路のTFTを、また、 島状領域205はアクティブマトリクス回路のTFTを 形成するための領域を意味している。さらに、この上に プラズマCVD法によって厚さ700~1500人、例 えば、1200人の酸化珪素膜206を形成した。

【0015】その後、厚さ1000Å~3μm、例え ば、5000Aのアルミニウム(0.1~0.5wt% のSc(スカンジウム)を含む)膜をスパッタ法によっ て形成して、これをエッチングし、ゲイト電極207、 208、209を形成した。図では明らかでないが、ゲ イト電極207~209は全てつながっている。(図2 (A))

【0016】そして、ゲイト電極207~209に電解 液中で電流を通じて陽極酸化し、厚さ500~2500 A、例えば、2000Aの陽極酸化物被膜をゲイト電極 の上面および側面に形成した。用いた電解溶液は、L-酒石酸をエチレングリコールに5%の濃度で希釈し、ア ンモニアを用いてpHを7.0±0.2に調整したもの であったが、その他の適切な溶液を用いてもよい。電解 溶液中に基板201を浸し、定電流源の+側を基板上の

0mAの定電流状態で電圧を印加し、150Vに到達す るまで酸化を継続した。さらに、150Vで定電圧状態 で加え0.1mA以下になるまで酸化を継続した。この 結果、厚さ2000人の酸化アルミニウム被膜が得られ た。陽極酸化工程が終了したのち、ゲイト電極・配線の 分断をおこない、必要な箇所を電気的に分離した。この

分断の工程は、後の工程におこなってもよい。

6

【0017】その後、フォトレジストのマスク210に よって、Pチャネル型TFTを形成する領域203、2 10 05を覆い、イオンドーピング法によって、島状シリコ ン膜204に、ゲイト電極部(すなわちゲイト電極とそ の周囲の陽極酸化膜)をマスクとして自己整合的に燐を 注入し、N型の低濃度不純物領域(LDD)211を形 成した。ドーズ量は1×10¹³~1×10¹⁴原子/cm ² 、加速電圧は10~90kV、例えば、、ドーズ量を 2×10¹³原子/cm²、加速電圧は80kVとした。 (図2(B))

【0018】そして、図1(C)の工程と同様に、プラ ズマCVD法によって、酸化珪素膜を堆積した。ここで 【0014】その後、プラズマCVD法やLPCVD法 20 は、原料ガスにTEOSと酸素、もしくはモノシランと 亜酸化窒素を用いた、酸化珪素膜の厚さはゲイト電極・ 配線の高さによって最適な値が異なる。例えば、本実施 例のごとく、ゲイト電極・配線の高さが陽極酸化物按膜 も含めて約6000人の場合には、その1/3~2倍の 2000Å~1.2μmが好ましく、ここでは、600 OAとした。この成膜工程においては、平坦部での膜厚 の均一性をともに、ステップカバレージが良好であるこ とも要求される.

> 【0019】次に、図1(D)の工程と同様に、公知の 30 RIE法による異方性ドライエッチングをおこなうこと によって、上記酸化珪素膜のエッチングをおこなった。 このエッチング工程ではゲイト絶縁膜206をもエッチ ングした。以上の工程によって、ゲイト電極・配線の側 面には概略三角形状の絶縁物(サイドウォール)21 2、213、214が残った。また、サイドウォールと ゲイト電極部の下にもゲイト絶縁膜215、216、2 17が残った。(図2(C))

> その後、再び、イオンドーピング法によって、燐を導入 した。この際にはアクティブマトリクス回路の部分のみ 40 をフォトレジストのマスク218で覆った。周辺回路と アクティブマトリクス回路とは、図5からも分かるよう に、ある程度離れているので、このパターニングは比較 的容易であった。

【0020】この場合のドーズ量は、図2(B)の工程 のドーズ量より1~3桁多くした。また、ゲイト絶縁膜 がエッチングされているので、加速電圧は10~30k Vが適当であった。本実施例では、最初の煤のドーピン グのドーズ量の50倍の1×1015原子/cm²とし た。加速電圧は10kVとした。この結果、高濃度の焊 ゲイト配線に接続し、一側には白金の電極を接続して2 50 が導入された領域(ソース/ドレイン)219、220

7

が形成された。一方、サイドウォール213の下部に は、高濃度N型領域220に隣接して、低濃度N型領域 が残された。(図2(D))

【0021】引き続き、イオンドーピング法によって、 ホウ素を導入した。この際にはNチャネル型TFTを形 成する領域204をフォトレジストのマスク221で覆 った。この場合のドーズ量は、N型領域219がP型に 反転するために、図2(D)の工程の燐のドーズ量より 多くした。本実施例では、図2(D)の燐のドーピング 速電圧は10kVとした。この結果、N型の領域219 はP型に反転し、P型領域222となった。また、島状 領域205にもホウ素がドーピングされ、P型領域(ソ ース/ドレイン)223が形成された。(図2(E)) 【0022】さらに、KrFエキシマーレーザー(波長 248 nm、パルス幅20 nsec)を照射して、ドー ピングされた不純物の活性化をおこなった。(レーザー アニール工程)

レーザーのエネルギー密度は200~400mJ/cm ²、好ましくは250~300mJ/cm²が適当であ 20 った。この工程はレーザー照射の代わりに、熱アニール によっておこなってもよい。また、レーザー照射後に熱 アニールをおこなってもよい。

【0023】次に、全面に層間絶縁物224として、C VD法によって酸化珪素膜を厚さ5000A形成した。 そして、TFTのソース/ドレインにコンタクトホール を形成した。この際には、アクティブマトリクス回路の TFTの画素電極側の不純物領域にもコンタクトホール 225を形成した。そして、2層目のアルミニウム配線 ・電極226~229を形成した。アルミニウム配線の 30 03、304、305を形成した。さらに、この上にプ 厚さはゲイト電極・配線とほぼ同じ、4000~600 0Åとした。コンタクトホール225には金属配線は形 成しなかった。ここで、アクティブマトリクス回路に注 目すると、金属配線229は信号線である。また、ゲイ ト電極209はゲイト線に接続している。(図2 (F))

【0024】最後に、窒化珪素膜のパッシベーション膜 230をプラズマCVD法によって形成した。そして、 コンタクトホール225の形成されていた部分に、再 び、コンタクトホールを形成し、不純物領域を露出させ 40 た。スパッタ法によって、透明導電性材料であるインデ ィウム錫酸化物(ITO)被膜を堆積し、これをエッチ ングして画素電極231を形成した。

【0025】このようにして周辺駆動回路のNチャネル 型薄膜トランジスタ232、同Pチャネル型薄膜トラン ジスタ233、アクティブマトリクス回路のPチャネル 型薄膜トランジスタ234を得ることができた。以上の 工程から明らかなように、トランジスタ232と234 はいずれもオフセットゲイト構造のPチャネル型である が、そのソース/ドレインにドーピングされた不純物の 50 P型領域313を形成した。ドーピング条件は、ドーズ

種類は、前者が燐とホウ素両方であるのに対し、後者は ホウ素のみである。特に後者の構造はアクティブマトリ クス回路のスイッチング素子のように、大きな逆バイア ス電圧が印加される場合には有利であった。

【0026】〔実施例2〕 本実施例はモノリシック型 アクティブマトリクス回路に関し、その概略を図4 (A)、(B)、(C)に示す。本実施例の素子の作製 方法は実施例1(図2参照)と基本的には同じである。 本実施例は図2(G)に示されるモノリシック型アクテ のドーズ量の3倍の3imes10 15 原子/c m^2 とした。加 10 ィブマトリクス回路をさらに発展させたものである。ト ランジスタ401、402は、それぞれ、Nチャネル 型、Pチャネル型であり、いずれも、周辺駆動回路に用 いられるトランジスタを表している。また、周辺駆動回 路においては、ゲイト配線と2層目の配線404とのコ ンタクト403が設けられる。この際、コンタクトホー ルは層間絶縁物と陽極酸化物との両方に形成される。 (図4(A))

【0027】アクティブマトリクス回路の単位画案の回 路図は図4(C)に示される。本実施例ではスイッチン グ素子としてトランジスタ405、406を2つ直列に 接続したダブルゲイト回路を採用した。また、画業電極 408を接続した島状領域上に、ゲイト電極と同じ層の 配線407を形成し、ゲイト絶縁膜を誘電体として補助 容量407を形成した。配線407は容量線として、一 定の電圧に保たれ、島上領域との間にMOS容量が形成 されるようになっている。(図4(B)、(C)) 【0028】〔実施例3〕 図3に本実施例を示す。下 地酸化膜302として厚さ2000人の酸化珪素膜が形 成された基板301上に、結晶性の島状シリコン領域3 ラズマCVD法によって厚さ1200Aの酸化珪素膜3 06を形成した。図3においては、島状領域303、3 04は周辺回路のTFTを、また、島状領域305はア クティブマトリクス回路のTFTを形成するための領域 を意味している。さらに、側面および上面が陽極酸化さ れた厚さ5000人のアルミニウムのゲイト電極30 7、308、309を形成した。(図3(A)) 【0029】その後、フォトレジストのマスク310に よって、Pチャネル型TFTを形成する領域303、3 05を覆い、イオンドーピング法によって、島状シリコ ン膜304に、ゲイト電極部をマスクとして自己整合的 に燐を注入し、低濃度N型領域311を形成した。ドー ピング条件は、ドーズ量を2×1013原子/cm2、加 速電圧は80kVとした。(図3(B)) 【0030】次に、フォトレジストのマスク312によ って、Nチャネル型TFTを形成する領域304および アクティブマトリクス領域305を覆い、イオンドービ ング法によって、島状シリコン膜303に、ゲイト電極

部をマスクとして自己整合的にホウ素を注入し、高濃度

量を3×1015原子/cm2 、加速電圧は60kVとし た。(図3(C))そして、図1に示す工程によって、 ゲイト電径307~309の側面にサイドウォール31 4、315、316を形成した。また、サイドウォール とゲイト電極部の下にもゲイト絶縁膜317、318、 319が残った。(図3(D))

【0031】その後、再び、イオンドーピング法によっ て、燐を導入した。この際にはアクティブマトリクス回 路の部分のみをフォトレジストのマスク320で覆っ 量より1~3桁多くした。また、ゲイト絶縁膜がエッチ ングされているので、加速電圧は10~30kVが適当 であった。本実施例では、最初の燐のドーピングのドー ズ虽の50倍の1×10½原子/cm~とした。加速電 圧は10kVとした。この結果、高濃度の燐が導入され たN型領域 (ソース/ドレイン) 321 が形成された。 しかし、先にホウ素の導入された領域313において は、ホウ素のドーズ量の方が燐のドーズ量よりも大きい ため、P型のままであった。また、領域313のうちサ されなかった。 さらに、サイドウォール315の下部に は、高濃度N型領域321に隣接して、低濃度N型領域 が残された。(図3(E))

【0032】次に、フォトレジストのマスク320を除 去し、イオンドーピング法によって、低温度のホウ素を 導入した。この場合のドーズ量は、先のホウ素のドーズ 量より1~3桁低いことが望ましい。本実施例では、図 3(C)のホウ素のドーズ量の1/100の3×1013 原子/cm²とした。加速電圧は10kVとした。この 結果、アクティブマトリクス回路のTFTを形成する島 30 状領域305に低濃度のP型の領域322が形成され た。(図3(F))

【0033】さらに、KrFエキシマーレーザー(波長 248nm、パルス編20nsec)を照射して、ドー ピングされた不純物の活性化をおこなった。 (レーザー アニール工程)

レーザーのエネルギー密度は200~400mJ/cm ²、好ましくは250~300mJ/cm²が適当であ った。この工程はレーザー照射の代わりに、熱アニール によっておこなってもよい。また、レーザー照射後に熱 40 アニールをおこなってもよい。

【0034】最後に実施例1と同様に、層間絶縁物32 3、金属配線324~327、パッシベーション膜32 8、ITOの画素電極329を形成した。(図3 (G))

このようにして周辺駆動回路のNチャネル型薄膜トラン ジスタ、同Pチャネル型薄膜トランジスタ、アクティブ マトリクス回路のPチャネル型薄膜トランジスタ234 を得ることができた。以上の工程から明らかなように、 本実施例では周辺回路のNチャネル型TFTはLDD構 50 す。

造である。また、Pチャネル型TFTに関しては、周辺 駆動回路では通常の構造であるが、アクティブマトリク ス回路ではオフセットゲイト型である。しかも、アクテ ィブマトリクス回路のTFTのソース/ドレインは低濃 度のドーピングをおこなったのみである。

10

【0035】このような構造はアクティブマトリクス回 路のスイッチング素子として使用するには理想的であ る。すなわち、オフセットゲイト型であると、ゲイト電 極に逆バイアス電圧が印加された際のリーク電流(OF た。この場合のドーズ量は、図3(B)の工程のドーズ 10 F電流ともいう)が少なく、画素セルに保持される電荷 の流出が抑制される。また、ソース/ドレインの不純物 濃度が低いと、逆バイアス電圧の印加によって生じる特 性劣化を防止することができる。一方、周辺回路におい ては高速動作が望まれるので、図のように通常の構造の TFTとするとよかった。

【0036】〔実施例4〕 本実施例はモノリシック型 アクティブマトリクス回路に関し、その概略を図4 (D)、(E)、(F)に示す。本実施例の累子の作製 方法は実施例3(図3参照)と基本的には同じである。 イドウォール314の下の領域には全く燐はドーピング 20 本実施例は図3(G)に示されるモノリシック型アクテ ィブマトリクス回路をさらに発展させたものである。ト ランジスタ411、412は、それぞれ、Nチャネル 型、Pチャネル型であり、いずれも、周辺駆動回路に用 いられるトランジスタを表している。また、周辺駆動回 路においては、ゲイト配線と2層目の配線414とのコ ンタクト413が設けられる。この際、コンタクトホー ルは層間絶縁物と陽極酸化物との両方に形成される。 (図4(D))

> 【0037】アクティブマトリクス回路の単位画素の回 路図は図4(F)に示される。本実施例ではスイッチン グ素子としてトランジスタ415、416を2つ直列に 接続した。そして、実施例2と同様に島状領域と配線4 17とによって、MOS容量419を形成した。加え て、パッシベーション膜および層間絶縁物をエッチング し、陽極酸化物を誘電体として、画業電極と配線417 の間にも容量420を構成した。実施例2と同様に、配 隷417は容量線として、一定の電圧に保たれている。 (図4(E)、(F))

【発明の効果】本発明によって、モノリシック型アクテ ィブマトリクス回路の各回路において、必要とされる特 性や信頼性を有するTFTが示され、該マトリクス回路 の表示特性を向上させる上で有益である。

【図面の簡単な説明】

[0038]

【図1】 本発明におけるサイドウォール作製工程の概 略を示す。

【図2】 実施例1によるTFT回路の作製方法を示 す。

【図3】 実施例2 よるTFT回路の作製方法を示

11

【図4】 実施例3および4のTFT回路の例を示す。 【図5】 モノリシック型アクティブマトリクス回路の ブロック図を示す。


【符号の説明】

F 10 (3 4 > DP 2) 13	
101	ガラス基板
1.0 2	下地酸化膜(酸化珪素)
103	島状シリコン領域(活性層)
104	ゲイト絶縁膜
105	ゲイト電極(アルミニウム)


1 2


ゲイト配線(アルミニウム)
陽極酸化物(酸化アルミニウム)
弱いN型不純物領域
艳绿物披膜(酸化珪素)
サイドウォール
LDD(低濃度不純物領域)
ソース/ドレイン
層間絶縁膜(酸化珪素)
金属配線・電極(アルミニウム)

【図1】



[図2]





【図5】

